на сайт факультета информатики ТГУ
на сайт Томского государственного университета
  


НАЧАЛО ЛЮДИ АНДРЕЕВА В. В.

     АНДРЕЕВА В. В.


Андреева Валентина Валерьевна
Андреева
Валентина Валерьевна


доц. каф. компьютерной безопасности






В 1993 г. поступила на факультет прикладной математики и кибернетики Томского государственного университета. Окончила в 1998 г. по специальности «Прикладная математика», квалификация — «математик». В 1999 г. поступил в аспирантуру на кафедру программирования ФПМК ТГУ. В 2009 г. защитила диссертацию на соискание ученой степени кандидата технических наук на тему "Обеспечение аппаратурных затрат схем логического управления со свойствами самопроверяемости, самотестируемости и отказоустойчивости" (научный руководитель — А.Ю. Матросова).

С 2001 по 2011 г. — старший преподаватель кафедры программирования ФПМК ТГУ, с 2011 по настоящее время — доцент кафедры программирования ФПМК ТГУ.
Публикации ТГУ.Сотрудники
Учебная работа
Читает или читала лекционные курсы:

      – объектно-ориентированное программирование;
      – офисное прикладное программирование;
      – методы программирования;
      – логическое программирование.
Ведет или вела практические занятия по курсам:
      – дискретная математика;
      – машинная графика;
      – объектно-ориентированное программирование;
      – методы программирования;
      – офисное прикладное программирование;
      – логическое программирование;
Осуществляет научное руководство выполнением курсовых, дипломных работ студентов ФПМК.
Основные публикации
      1. Андреева В.В., Чернышов С.В. Минимизация монотонной системы булевых функций, представленной интервалами с максимальными характеристиками // Известия вузов. Физика 2016.
      2. Matrosova A., Ostanin S., Andreeva V. Patching circuit design based on reserved CLBs Design // Proceedings of IEEE Automation, Quality and Testing, Robotics (AQTR). Romania, Cluj-Napoca: IEEE, 2016. P. 49-54.
      3. Андреева В.В. Тарновская Т.П. Сокращение ранга конъюнкции, представляющей корень логического уравнения // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2015. № 4(33). С. 62-68.
      4. Matrosova А., Andreeva V., Тomkov V. Fully Delay and Multiple Stuck-at Faults Testable FSM Design // Proceedings of IEEE East-West Design & Test Symposium, IEEE Computer Society, 2015. P. 212-215.
      5. Андреева В.В., Сорудейкин К.А. Пространственно –ориентированная оптимизация тестовых последовательностей с применением итеративного подхода по многим переменны //Вестник Томского государственного университета. Управление, вычислительная техника и информатика.2015 . – № 1(30) – С. 68-76.
      6. Andreeva V., K. Sorudeykin Decomposition Tree - based Compaction Procedure with Iteration Steps for Interconversional Layouts of Tasks // Proceeding of IEEE East-West Design & Test Symposium, 2014. – P. 173-387.
      7. Андреева В.В., Сорудейкин К.А. Сокращение длины проверяющего теста на основе дерева декомпозиции // Известия вузов. Физика , 09.2013. Том 56 № 9/2. – С. 187-190.
      8. Andreeva V., K. Sorudeykin A Research of heuristic optimization approaches to the test set compaction procedure based on a decomposition tree for combinational circuit // Proceeding of IEEE East-West Design & Test Symposium 2012. – P. 382-387.
      9. Andreeva V. Test set compaction procedure for combinational circuits based on decomposition tree // Proceeding, East-West Design&Test international Symposium Sevastopol, Ukraine, , 2011. – P. 251-254.
      10. Andreeva V. Test minimization technique for multiple stuck-at faults of combinational circuits // Proc. East-West Design&Test international Symposium St. Petersburg,Russia, 2010. – P. 168-170.
      11. Матросова А.Ю., Андреева В.В. О сокращении длины проверяющего теста для неисправностей задержек путей схемы, реализующей систему безызбыточных ДНФ // 6ой Всесибирский конгресс женщин математиков: Материалы всероссийской конференции, Красноярск: 2009, РИЦ СибГТУ. – С. 276-280.
      12. Андреева В.В. Минимизация проверяющего теста, обнаруживающего неисправности системы безызбыточных ДНФ // Труды 5-ой международной конференции студентов и молодых ученых «Перспективы развития фундаментальных наук» г. Томск-2008. – С. 230-232.
      13. A. Matrosova, V. Andreeva, A. Melnikov, E. Nikolaeva. Multiple stuck-at fault and path delay fault testable circuits // Proc. of IEEE EW&DT Symposium, Lviv, 2008, pp.360-364.
      14. А.Ю. Матросова, В.В. Андреева, Е.А. Николаева. Синтез синхронных последовательностных устройств, устойчивых к кратковременным и перемежающимся неисправностям // Вестник ТГУ, 2008, №3 (4), стр.99-109.
      15. Андреева В.В. Поиск некоторых максимальных расширений интервала частичной булевой функции // Вестник ТГУ. Приложение. – 2007. – № 23. – С. 12–15.
      16. В.В. Андреева, А.Ю. Матросова. Построение минимизированного проверяющего теста, обнаруживающего неисправности безызбыточной ДНФ // Вестник ТГУ, Приложение. 2006, № 18, стр.34-39.
      17. Андреева В.В. Поиск максимальных расширений интервала булева пространства // Вестник Томского государственного университета. Приложение. Материалы научных конференций, симпозиум, школ, проводимых в ТГУ 2004. – № 9 (1), – С.
      18. A. Matrrosova, V. Andreeva, S. Ostanin. Easy testable combinational circuit design // Proc. of the 6-th International workshop on Boolean problems. Germany, Freiberg, 2004, pp. 237-244.
      19. А.Ю. Матросова, В.В. Андреева Минимизация не полностью определенных булевых функций, допускающих монотонную или частично монотонную реализацию // Вестник ТГУ. Приложение. 2003, № 6. стр. 9-12.
      20. A. Matrosova, V. Andreeva. Survivable synchronous sequential circuit design // The 8-th Biennial Baltic Electronic Conference, Tallinn, 2002, pp.133-136.
      21. A. Matrosova, V. Andreeva, Yu. Sedov. Survivable discrete circuit design // Pros of the 8-th IEEE International on-line testing workshop, France, 2002, pp.44-48.
      22. А.Ю. Матросова, В.В. Андреева Минимизация систем булевых функций, представляющих задание на синтез самопроверяемых дискретных автоматов // Автометрия, 2008, Т. 44, № 5, стр.100-111.
      23. A. Matrosova, V. Andreeva, Goloubeva, K. Nikitin, S. Ostanin, Yu. Sedov. Self-checking and fail–safe synchronous sequential circuit design // Радиоэлектроника и иформатика, 2003, №3, стр.107-112.
      24. А.Ю. Матросова, В.В. Андреева, С.А. Останин, Ю.В. Седов. Автоматизированный синтез самопроверяемых синхронных последовательностных схем // Сб. докладов международной конференции идентификации систем и задачи управления (SICPRO’03), Москва, стр.1756-1757.
      25. А.Ю. Матросова, В.В. Андреева Об одной проблеме синтеза самопроверяемых последовательностных устройств // Сб. научных трудов по материалам 7-й международной конференции теория и техника передачи, приема и обработки информации, Харьков, 2001, стр.24-29. 52. A. Matrosova, V. Andreeva, Yu. Sedov. Survivable discrete circuit design // Proc. of 8-th IEEE International on-line testing workshop. Bendor. France, 2002, pp.6-9.
Учебные пособия
      1. Андреева В.В. Логическое программирование на языке Visual Prolog // Томск, ТГУ, 29.05.2013. 100c.
Учебно-методический комплекс
      1. Андреева В.В., Матросова А.Ю. Логическое программирование на языке ПРОЛОГ // эл. ресурс, Томск, ТГУ, 18.05.2013
Объекты интеллектуальной собственности
      1. Свидетельство № 20166193314 Российская Федерация. Программа сокращения длины тестовой последовательности, представленной булевыми интервалами: свидетельство о государственной регистрации программы для ЭВМ / В. В. Андреева; заявитель и правообладатель Федеральное гос. автономное образоват. учреждение высшего образования «Национальный исследовательский Томский гос. ун-т». - № 2016617013; заявл. 01.06.2016 ; зарегистр. 17.08.2016.
Преподаваемые дисциплины
Информатика
Программная инженерия-1
Языки и методы программирования
Решение логических уравнений и SAT-задача
Методы программирования II
Языки и методы программирования (учебная практика)
Системное и прикладное программное обеспечение
Логическое программирование
Программная инженерия-2
Методы программирования I
Публикации последних лет (с 1998 года)
1
Copyright © 2019 Факультет информатики Томского государственного университета  
  Служба сервера